「いきなり2nm」は無理
筆者から一つ提案がある。いきなり2nmはいくらなんでも無理だから、2023年前半に32nm、後半に28／22nm、2024年前半にFin FETの16／14nm、後半に10nm、2025年前半に7nm、後半に5nm、2026年前半に3nm、後半にGAA構造の2nmと、開発や試作でいいから、一歩一歩、着実に「土台」を積み上げていったらどうだろうか。その方が確実であるし、計画通りに進めば、もしかしたら、「2027年に2nm」を量産できるかもしれない。
「急がば回れ」ともいうし、「急いては事を仕損ずる」ともいう。ラピダス関係者は、今一度、計画を考え直すべきである。
以上、半導体の微細化を進めるとはどういうことかという概念を説明した。以下では、ラピダスが米IBMや欧州imecの協力を得ながらも、2nmのロジック半導体を量産するために、具体的にどのような問題があるかを論じる。
設計・プロセス開発を行うのは誰か
ラピダスでは、2nmのロジック半導体のデバイス設計、レイアウト設計、プロセス開発、量産を誰が行うのか？ もっと簡単に言うと、2nmを開発し、量産する技術者をどうするのか？
ラピダスの出資企業の中には、半導体メーカーとして、ソニーとキオクシアが含まれている。しかし、ソニーは、CMOSイメージセンサに貼り付けるロジック半導体について、TSMCに生産を委託している。
また、NANDを生産しているキオクシアは、SSDに必要なロジック半導体のコントローラの設計と生産を外注している。その生産を行っているのは、恐らくTSMCである。したがって、ラピダスの出資企業の中には、ロジック半導体の設計、開発、量産ができる半導体メーカーは存在しない。
唯一、ソフトバンク傘下のARMが、プロセッサコアのセルを提供することができる。これだけが、出資企業の中でポジティブに評価できる点である（ただしソフトバンクはARMを米エヌビディアに売却しようとして失敗した。したがって、ソフトバンクが将来を見据えてARMを傘下に置いているとは思えない）。
つまるところ、ラピダスが直面する最初の壁は、「技術者をどうするのか？」ということになる。ファウンドリーのラピダスは基本的に前工程だけを行うが、2nmの場合のプロセスフローは、500～1000工程どころではなく、1500～2000工程以上になるのではないか？
